階層構造の基盤

メモリ階層は、次の二つの技術のトレードオフに依存しています 静的ランダムアクセスメモリ（SRAM） と 動的ランダムアクセスメモリ（DRAM）。SRAMは6トランジスタの 双安定メモリセルを使用します。逆さの振り子を想像してください：2つの位置で安定していますが、真ん中では 不安定状態 になります。この双安定性により、高速かつ高価であり、外部の影響に強いです。一方、DRAMは非常に小さなコンデンサ（約30×10⁻¹⁵ファラド）に電荷としてビットを保存します。電荷が漏れるため、速度は遅く、常にリフレッシュが必要です。

DRAMの構成とバストランザクション

ピン数を最小限に抑えるために、DRAMのビットは$ d $個の スーパセル に分割されます。$ r \times c $のグリッドで$ rc = d $となるように配置します。データへのアクセスには2段階のプロセスが必要です： メモリコントローラー が RAS（行アクセスストローブ）を送信し、行を行バッファに移動させます。その後、 CAS（列アクセスストローブ）を送信します。これにより、 sumarraycols が本質的に遅くなる理由がわかります：繰り返し行バッファをミスするためです。

データの移動

データは バストランザクション を通って システムバス と メモリバスを橋渡しする I/Oブリッジによって行われます。 movq A, %rax 命令（読み取りトランザクション）がブリッジを起動し、CPUの要求をDRAMのグリッド信号に変換します。